很多人以为，人工智能芯片的算力提升仅依赖制程工艺的迭代，其实不然。当7nm制程逐渐逼近物理极限，芯片设计的底层逻辑正从「晶体管堆砌」转向「架构创新」。以英伟达A100与H100的对比为例，H100的FP8算力提升并非单纯源于台积电4nm工艺，而是通过引入Transformer引擎动态调整张量核心的电压频率，将稀疏矩阵运算的能效比提升了3.2倍——这种「软硬协同」的设计思路，正在成为行业共识。
传统冯·诺依曼架构中，数据在存储单元与计算单元间的搬运消耗了70%以上的能耗。听起来可能反直觉，但在新型存算一体芯片中，计算单元被直接嵌入DRAM阵列，通过模拟电阻的阻值变化实现矩阵乘法运算。这种设计在2023年ISSCC上公布的某国产芯片中已实现量产：其128x128的乘加阵列在12nm工艺下达到140TOPS/W的能效，较传统GPU提升12倍——底层逻辑是消除了「存取墙」带来的功耗开销。
2024年6月，上海超级计算机中心联合某芯片厂商进行了一场封闭测试：在相同功耗限制下，对比新型存算一体芯片与传统GPU在ResNet-50训练任务中的表现。测试采用国际通用的MLPerf基准，但增加了动态负载扰动环节——模拟真实场景中计算任务突然激增的情况。结果显示，当负载从50%跃升至90%时，传统GPU因温度墙限制降频23%，而新型芯片通过架构级动态电压调整（DVFS）仅降频8%，最终任务完成时间缩短19%。这一数据直接影响了某自动驾驶企业的采购决策：他们将原计划部署的A100集群规模缩减了40%。
制程与架构的辩证关系：当行业还在争论3nm与2nm制程的商业价值时，先进封装技术已悄然改变游戏规则。台积电CoWoS-S封装将HBM3与计算芯片的互连密度提升至1.2TB/s，相当于在物理层面构建了一个「片上超级计算机」。这种设计在谷歌TPU v5中已得到验证：其单芯片算力虽仅195TFLOPS，但通过8芯片组成的OCS光互连集群，可实现1.17PFLOPS的等效算力——证明在AI芯片领域，「系统级创新」正取代「单芯片性能」成为竞争焦点。
官方公众号
